24點高速IO口 光纖遠程傳送 開發(fā)需求方案
一. 主機端 ARM=>FPAG=>24路并串轉換芯片DS99R103=> 光模塊=>光纖
1. 使用ARM9 + 4GB DDR3 + 8GB FLASH 主頻1G 100M/1000M網(wǎng)絡接口 USB口
2. ARM 能接收上位機（PC）通過網(wǎng)絡傳送來的數(shù)據(jù)，并存放到 DDR3中，傳輸速度應>50M字節(jié)/秒
3. FPGA使用ALTERA 的 MAX系列，如MAXII 的EMP2210F256C3 或更高配置
4. ARM裝入LINUX系統(tǒng)，支持使用C語言寫開發(fā)應用和測試軟件
5. ARM和 FPGA 使用并行總線連接
6. ARM需要達到 每秒 從 DDR3 讀 10M 個 int數(shù)據(jù)（32bit，地址不一定連續(xù)）并寫向FPAG。
7. FPGA 主頻 100M
8. FPAG 將ARM送來的數(shù)據(jù) 經(jīng)過一定處理后(處理過程無需實現(xiàn)，測試時只要將ARM 送來的32BIT數(shù)據(jù)的低24位鎖存，并送出) 送到一個24位并口，傳送給DS99R103芯片。
9. DS99R103芯片將24數(shù)據(jù)串行化并通過1G以上速率 光模塊 發(fā)送到光纖。
10. ARM能從FPGA讀數(shù)據(jù)，地址空間為64個32bit。
11. RAM 應該有12個以上人GIO 管腳和FPGA連接，其中輸出和輸入各6個或以上，輸入可以設置為ARM的中斷信號（或者另外有4個以上的ARM中斷信號和FPGA連接）
12. FPGA 還有以下接口(接口電路原理圖我們會提供)
A. 脈沖輸入接口（9針D型插座）共4組
PIN 1 A+
PIN 2 A- A+,A- 是速率10M的差分輸入信號(需要光電隔離)
PIN 3 B+
PIN 4 B- B+,B- 是速率10M的差分輸入信號(需要光電隔離)
PIN 5 Z+
PIN 6 Z- Z+,Z- 是速率10M的差分輸入信號(需要光電隔離)
PIN 7 空
PIN 8 電源 地
PIN 9 5V 電源輸出
B. 脈沖輸出接口（9針D型插座）共4組
PIN 1 A+
PIN 2 A- A+,A- 是速率10M的差分輸出信號(需要光電隔離)
PIN 3 B+
PIN 4 B- B+,B- 是速率10M的差分輸出信號(需要光電隔離)
PIN 5 IN1 速率1M的光電隔離輸入信號
PIN 6 IN2 速率1M的光電隔離輸入信號
PIN 7 OUT1 速率1M的光電隔離輸出信號
PIN 8 信號/電源 地
PIN 9 5V 電源輸出
C. 并行輸出接口 16 個
D. 并行輸入接口 16 個
13. 其中ARM FPGA 等關鍵元器件必須使用工業(yè)標準IC.
二. 遠程從端
1. 光纖進入光模塊
2. 光模塊輸出串行信號通過DS99R104芯片轉換成24BIT并行輸出口
3. 并行輸出口有一些比較簡單的輸出轉換電路（我們會提供原理圖）
三. 開發(fā)過程
1. 第1階段，原理圖設計
驗收標準：提供使用IC的的詳細PDF資料，提供設計合理的原理圖
甲方只負責查看方案原理的合理性和甲方提供的輸入、輸出接口原理圖的準確性。其他原理圖的準確性有設計方負責。
付款比例 10%
2. 第2階段，PCB版圖設計
驗收標準：提供設計好的PCB版圖(含2塊板，主機端PCB板 和 遠程從端PCB板)
甲方只負責查看設計十分理性。版圖的準確性有設計方負責。
付款比例 20%
3. 第3階段, 樣板制作(2套)和功能測試
驗收標準：
A. 提供制作好的2套電路版,所有元器件由設計方提供。
B. 提供測試軟件，經(jīng)測試穩(wěn)定達到上述性能指標。
C. 提供LINUX的安裝包（最好有源碼），驅動程序的安裝包和源碼，測試軟件源碼
D. 提供ARM LINUX和C語言的開發(fā)平臺和裝載調試工具。
E. 提供PC端和ARM 的網(wǎng)絡通信測試軟件和源代碼（用VC++編寫）
付款比例 40%
4. 第4階段，制作提供10套板（所有元器件由設計方提供）
驗收標準：
A.提供制作好的10套板
B.裝載上列測試軟件，測試并達到設計要求的功能和性能。
付款比例 30%
本項目中包含更多內容
您需要 登錄 才可以查看內容和下載附件，
沒有賬號？立即注冊
