發(fā)布成功
用Verilog hdl/VHDL語言開發(fā)圖中控制模塊2,實現(xiàn)讀取2路FIFO數(shù)據(jù)寫入DDR3,從DDR3讀出2路數(shù)據(jù)分別寫入FIFO,數(shù)據(jù)長度可設(shè)置。
1、我愛方案網(wǎng)是會員制服務(wù),服務(wù)商通過競標(biāo)后即可聯(lián)系雇主;
2、項目預(yù)算與報價不代表最終成交價格,成交價以雙方協(xié)商為準(zhǔn);
3、平臺提供設(shè)計項目對接服務(wù),希望促成高效合作,對交易雙方不收取傭金,謝謝留意!
該服務(wù)商是一星服務(wù)商,被選中1次以上,供您參考。
該服務(wù)商是中電認(rèn)證人才服務(wù)商,經(jīng)過平臺線上審核過的服務(wù)商
競標(biāo)數(shù):48
選中數(shù):0
競標(biāo)時間:2022.09.16