亚洲电影av-亚洲第一综合网站-亚洲第一在线-亚洲第一影院-成年人视频在线免费-成年人视频在线观看免费

正弦脈寬調(diào)制(SPWM)技術(shù)在交流調(diào)速系統(tǒng)中得到廣泛應(yīng)用,但SPWM的波形生成是應(yīng)用中一個(gè)難點(diǎn),目前形成SPWM的方法有:(1)由分立元件構(gòu)成,結(jié)構(gòu)簡(jiǎn)單,但可靠性和精度均不能滿足要求;(2)采用計(jì)算機(jī)計(jì)算或查表方式,省卻了硬件電路,但CPU負(fù)擔(dān)很重; (3)采用專用集成電路,如SLE4520、SA4828等,但其功能固定,可擴(kuò)展性差;(4)采用FPGA(現(xiàn)場(chǎng)可編門(mén)陣列),具有速度快、精度高且可以在線編程修改等優(yōu)點(diǎn),是一種較好的方案。本文基于SPWM的基本原理,采用Xilinx FPGA芯片XC3S400SPARTEN 3設(shè)計(jì)一個(gè)三相SPWM波形控制器,通過(guò)測(cè)試得到了良好的波形輸出。

1　SPWM原理

SPWM用輸出的正弦信號(hào)作為調(diào)制波,用高頻三角波作為載波,控制逆變器的一個(gè)橋臂的上、下兩個(gè)開(kāi)關(guān)管導(dǎo)通與關(guān)斷。如果在半個(gè)正弦周期內(nèi),只有上(下)橋臂的開(kāi)關(guān)管反復(fù)通斷,下(上)橋臂開(kāi)關(guān)管不動(dòng)作,則稱為單極式SPWM。如果在整個(gè)周期內(nèi),上、下橋臂的開(kāi)關(guān)管交替導(dǎo)通與關(guān)斷,即上通下斷和上斷下通的狀態(tài)反復(fù)切換,則稱為雙極式SPWM。圖1給出了雙極式SPWM的原理示意圖。當(dāng)載波與調(diào)制波相交時(shí),由該交點(diǎn)確定逆變器一個(gè)橋臂開(kāi)關(guān)器件的開(kāi)關(guān)動(dòng)作時(shí)刻及開(kāi)關(guān)通斷狀態(tài),獲得一系列寬度不等的正負(fù)矩形脈沖電壓波形。該脈沖序列的特點(diǎn)是等幅不等寬,其寬度按正弦規(guī)律變化;在正弦波半個(gè)周期內(nèi),正負(fù)脈沖的面積總和與正弦波的面積相等。SPWM調(diào)制的理論基礎(chǔ)是面積等效原則,圖1中橫軸代表時(shí)間,因此SPWM的理論依據(jù)實(shí)際是時(shí)間平均等效原理。

可以證明,當(dāng)脈沖數(shù)足夠多時(shí),可以認(rèn)為逆變器輸出電壓的基波幅值和調(diào)制波幅值是相等的,即SPWM逆變器輸出的脈沖波的基波幅值就是調(diào)制時(shí)要求的等效正弦波。

2　SPWM波形控制器設(shè)計(jì)

系統(tǒng)由直接頻率生成器產(chǎn)生低頻正弦信號(hào),然后與累加累減計(jì)數(shù)器產(chǎn)生的數(shù)字高速三角波進(jìn)行高速比較而產(chǎn)生SPWM,再經(jīng)過(guò)死區(qū)控制模塊產(chǎn)生死區(qū)。

2.1　系統(tǒng)構(gòu)圖

圖2是SPWM波形控制器結(jié)構(gòu)框圖。

2.2　SPWM波形產(chǎn)生設(shè)計(jì)

SPWM波是根據(jù)三角載波與正弦調(diào)制波的交點(diǎn)而得到的一系列脈沖,其幅度不變而寬度按正弦規(guī)律變化。利用FPGA生成SPWM信號(hào),需要將數(shù)字三角載波數(shù)據(jù)與正弦調(diào)制波數(shù)據(jù)進(jìn)行實(shí)時(shí)比較。當(dāng)三角波計(jì)數(shù)器數(shù)據(jù)比正弦調(diào)制波數(shù)據(jù)大時(shí),輸出1;當(dāng)三角波計(jì)數(shù)器數(shù)據(jù)比正弦調(diào)制波數(shù)據(jù)小時(shí),輸出0。由此可以產(chǎn)生寬度按正弦變化但幅度不變的SPWM信號(hào)。

圖3為SPWM模塊的原理圖,其中的DDStest為直接數(shù)字合成(direct digital synthesizer,DDS)模塊,CLK是系統(tǒng)時(shí)鐘,Phase_init[28:0]為初始相位控制字,Phase_in [28:0]是頻率控制字,SINE[7:0]是直接頻率生成器的8位正弦數(shù)據(jù)輸出。CJ8CE為累加累減計(jì)數(shù)器產(chǎn)生等腰三角波作為載波信號(hào),Q[7:0]為計(jì)數(shù)器輸出。COMP8是SPWM生成器,也就是高速比較器,EQ為比較器輸出,即是SPWM波形輸出。當(dāng)SINE [7:0] > Q [7: 0]時(shí),比較器COMP8的輸出EQ為1;SINE[7:0]≤Q[7:0],比較器COMP8的輸出EQ為0。

2.3　DDS設(shè)計(jì)

DDS是從相位的概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)。直接頻率合成器由相位增量器、相位累加器和波形存儲(chǔ)器等構(gòu)成,如圖4所示。

圖4中:Δθ為頻率控制字,為相位增量;B(d)為相位累加器輸出,在參考時(shí)鐘CLK的作用下,以Δθ的步長(zhǎng)作為累加,輸出n位二進(jìn)制碼;θ0是相位控制字,n位相位控制字與n位B(d)相加后,截取高d位數(shù)據(jù),做為正弦查找表ROM的地址,對(duì)波形ROM進(jìn)行尋址,得到n位二進(jìn)制正弦值。DDS的輸出頻率fout為

式中fclk為參考時(shí)鐘頻率。本系統(tǒng)要求fout的變化范圍為10~60 Hz,當(dāng)fout=10 Hz時(shí),有

當(dāng)fout=60 Hz時(shí),有

Δθ的變化范圍在108°~644°之間時(shí),可以輸出頻率為10 ~60Hz的正弦波。DDS生成的RTS級(jí)原理圖見(jiàn)圖5。

圖5中,CLK為系統(tǒng)時(shí)鐘,左邊第一個(gè)Dtrip29是觸發(fā)器,Phase_in為頻率控制字,Add29是相位累加器,右邊Add29是波形控制器,其輸入信號(hào)Phase_init是初始相位控制字,控制產(chǎn)生三相輸出120°相位差。SineRom128為8位128個(gè)數(shù)據(jù)的正弦函數(shù)表,根據(jù)相位對(duì)ROM尋址查表得出8位二進(jìn)制正弦數(shù)據(jù)。

3　三相SPWM波形仿真

在ISE simulator中對(duì)所設(shè)計(jì)的SPWM波形控制器進(jìn)行了仿真,仿真結(jié)果見(jiàn)圖6。其中Clk為系統(tǒng)時(shí)鐘,Rst為系統(tǒng)復(fù)位,TrigonData[7:0]為計(jì)數(shù)器輸出。SpwmOut與SpwmOutNeg輸出的等幅脈寬隨正弦變化的SPWM信號(hào),SinData[7:0]是DDS輸出的8位正弦表數(shù)據(jù)。

從圖6中可以看到系統(tǒng)的半周期為25 ms,也就是說(shuō)頻率為20 Hz.通過(guò)仿真知道時(shí)序滿足設(shè)計(jì)的要求。

4　波形測(cè)試

4.1　三相SPWM波形相位測(cè)試

用示波器測(cè)試了AB相的電壓波形信號(hào)。圖7為20 Hz的SPWM信號(hào)發(fā)生器輸出波形圖,可見(jiàn)其脈寬隨正弦變化。

由圖7可以看出:SPWM的周期為50 ms;2通道超前1通道大約為16.6 ms,也就是AB相之間相位相差120°,同樣檢測(cè)AC和BC相的波形,都滿足相互成120°。可以看出SPWM輸出波形兩兩相差120°,符合相差要求。

4.2　濾波后的波形輸出

系統(tǒng)外加一個(gè)截至頻率為1.6 kHz的低通濾波器,用示波器觀測(cè)輸出波形見(jiàn)圖8。

圖8中SPWM的周期為50 ms。經(jīng)過(guò)一個(gè)低通濾波器后輸出為20 Hz的正弦波,峰峰值為3.3 V。且波形基本無(wú)失真,驗(yàn)證了SPWM輸出波形的正確性。改變頻率,觀察SPWM的不同頻率下的輸出,輸出的頻率見(jiàn)表1。

從表1可以看出,系統(tǒng)輸出的SPWM頻率可控,頻率誤差為0.1 Hz。

5　結(jié)論

利用FPGA的高速、高集成度、易于編程的特點(diǎn),設(shè)計(jì)一個(gè)SPWM波形控制器,既可以生成三相SPWM波形,也可以產(chǎn)生單相SPWM,只需改變程序即可。仿真和測(cè)試驗(yàn)證了設(shè)計(jì)的有效性,可以很方便地和單片機(jī)構(gòu)成通用的交流調(diào)速系統(tǒng),具有較好的應(yīng)用價(jià)值。